发现个立创eda的bug ，版本 V2.2.37 具体描述如下， 在工程中PCB视图，打开3D焊接辅助工具， 先点击“位号不聚合”， 再点击“位号聚合”， 会先闪退焊接辅助工具，跳转到PCB视图，然后整个软件处于卡死状态， 无鼠标点击事件响应，只能关闭整个工程， 在线模式，半离线，以及多个工程之间都是如此。 2025-4-1 这是个愚人节玩笑嘛？---------mmk #嘉立创EDA#

易混淆概念纠正 PSRR计算公式 输出噪声/输入噪声 之比，如测得噪声波形如下： 然后取对数乘20缩放后方便绘图 图解噪声和PSRR 无脑选用高PSRR LDO不一定 无脑提高噪声抑制能力 如图，LDO有内外噪声，而PSRR抑制的是外噪声，内噪声无时无刻在产生（热噪声、闪烁噪声和散粒噪声），热噪声通常是我们可以控制的，因此LDO稳压器的温度控制非常重要，涉及到两个重要参数，见另一篇文章关于电源（稳压器）的热管理噪声分类 1热噪声/散粒 误差放大器2 闪烁 MOSFET 3 热噪声/闪烁 误差放大器 （前两者波形叠加）手册中关于噪声的两种描述 一种是数值，一种是关系选型指导：噪声往往是在确定了驱动能力后 选型的关键。比较两个LDO的噪声需要在相同的频率范围内以及相同的输出电压和电流值下测量两个稳压器的噪声。（控制变量）LDO噪声的讨论 LDO的噪声会混入ADC期间中 ，提高器件本底噪声（中心频率 ） 有一种混叠效应，简单来讲是其 会让高于带宽范围外的 噪声 转变成带宽内的噪声。 第三图频率轻微左移 如果LDO产生的噪声频率为90kHz和110kHz：=90kHz的噪声会折返到10kHz（因为100kHz - 90kHz = 10kHz）。=110kHz的噪声会折返到10kHz（因为110kHz - 100kHz = 10kHz）。同样，190kHz和210kHz的噪声也会分别折返到10kHz和10kHz。混叠效应导致的结果，原本位于高频段的噪声被折返到了系统的有效带宽内增加了系统内部的总噪声水平。这会直接影响受电器件信噪比(SNR)，降低系统的精度和性能。因，在设计包含ADC或DAC的系统时，需要特别注意防止高于Nyquist频率的噪声进入系统，通常通过使用抗混叠滤波器来滤除这些高频噪声。降低噪声手段我们在用LDO时，简单方法就是外加电容器 构成LPF（低通），建议使用低ESR的电容C，我们降噪的对象时 LDO内部的带隙噪声，所以 截止频率越低越好，理论上可以滤除所有带隙噪声如果追求更好的降噪，那就得从芯片内部误差放大器入手了，在此不做讨轮。我们记住一点：LDO需要外加电容，并且要加低ESR的电容。 因为输入电容器的 ESR 越高，越会影响输入电压的压摆率和转换持续时间（你电源跟不上负载）。两个有趣的问题1.为什么有些LDO（如1117）推荐用钽电容？我们知道，钽电容的ESR通常是高于MLCC的，下图说明了300khz工作频率下不同电容器(47uF)的ESR 使用MLCC低ESR的电容的准则仍然适用。原因就是1117太“老”了, 其没有很好的内部补偿机制，因此依赖外部电容的ESR来实现环路稳定性，我猜是借助 ESR适中的钽电容来构成 合适的RC值，稳定带隙噪声？我未做过多了解，这里贴出一篇文章LDO环路稳定性及其对射频频综相噪的影响2.为什么导致LDO封装最终大小的 大功率原件不是主要噪声源？ 答案是没有增益。作为主要噪声源的带隙基准源连接至误差放大器的输入端，因此会被误差放大器的增益放大。导通 FET 的其他噪声影响因素通常可以忽略不计。））#嘉立创PCB# #电源# #电源管理# #LDO#

--ST DDR应用文档国际版 bing 英文搜索 DDR Application NoteGuidelines for DDR memory routing on STM32MP2 MPUs - Application note叠层推荐 S-3 走线紧挨着 完整参考层， 并且 参考层之间相邻s目的：减少层间串扰手段： S-3 S为参考面，当层间距离大于3倍S 走线间隔离等长处理常规的 蛇形走线 并非最优解折返走线！并且要考虑 封装内走线长度STMicroelectronics提供的模板和长度均衡表格可以简化信号走线长度均衡的任务。这些表格包含了封装的走线长度，并可以在STMicroelectronics网站上找到，例如STM32MP2 MPU上的DDR内存布线示例，网址为 www.st.com。STM32MP2 MPU上的DDR内存布线示例差分信号不一定全是要等长1可能引入额外延迟2 对内的 不要登场，但是任何差分间距始终一致3有效长度计算公式关于组间和组内差分问题来了，哪些差分要等长哪些否之？------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------组内必须等长组间 不必等长------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------阻抗控制单端 55ohm差分100ohmsST给出的叠层设计4层板01 SIG TOP-Layer 高敏感走线，有统一参考面，无阻抗不连续，无干扰电源耦合02 GND 完整，打孔连接03 POWER 专用电源，分配电源04 SIG BOTTOM-LAYER 可能出现阻抗不连续（因为参考层可能不连续， 电源层可能划分割 ，不管有没有电压，只要电势稳定即可参考）6层板01 SIG -TOP-Layer 02 GND 03 SIG- 模拟线、控制线 ，注意隔离04 GND-额外屏蔽05 POWER06 SIG - 去耦电容DDR内存布线示例切换电容什么是切换电容，如何用为什么用可以一组过控放置一个切换（层）电容更高频率干扰，可以放更小的 切换电容，减少走线，避免额外寄生电感高频电容 布局顶层 效果大于底层效果能放顶层就放顶层去耦效果更好放在BGA芯片底部 回流线时回流面积会影响 寄生电感的大小红色阴影区为 回流区回流面积计算说明为什么 放在顶层更好， D在图片中显示，也许是电容走线距离DDR的数据线分组定义先说了定义再说了走线规则应该是间距规则，前期先随便走，走通后在 单独LAYOUT关于数据掩码每一组内都有一个掩码位解释如下（感觉像是锁存）在内存接口中，数据掩码（Data Mask，简称DQM） 是一种控制信号，用于指示在特定时钟周期内哪些数据位应被写入或忽略。具体来说，DQM信号允许在写操作期间选择性地屏蔽（即不写入）某些数据位。VTT终端电源的LayOUT实例什么是VTT 电源：VTT是用于DDR3L/4接口中的终端电阻（RTT）供电的电源 ，独立，用于保证稳定性和完整性VTT调节器VTT 调节器是 电源管理器件VVT的 电阻 Rt 靠近VTT调节器 ，提高响应速度每两个RTT终端电阻配一个HF电容芯片实例关于DDR的供电对于DDR3VDDQ：I/O电路的供电电压，VTT：终端电阻的供电电压，匹配传输线的阻抗，减少信号反射VREF：参考电压，输入信号的电平判断，确保信号的正确识别。VPP：在某些特殊应用中有用，但在标准DDR3中不常见。VDD：内存芯片核心电路的供电电压，各模块工作电压。AI解释==========================================================================1. VDDQ（Supply Voltage for I/O） 也是 定义内存条 通俗说的电压功能：VDDQ是提供给DDR3内存模块输入/输出（I/O）电路的供电电压。典型值：对于DDR3，VDDQ通常为1.5V。：2. VTT（Termination Voltage）功能：VTT是终端电阻（RTT）的供电电压，用于匹配传输线的阻抗，减少信号反射，提高信号完整性。典型值：VTT等于VDDQ的一半（即VDDQ/2）。对于DDR3，VTT通常是0.75V（因为VDDQ是1.5V）。作用：3. VREF（Reference Voltage）功能：VREF是参考电压，用于比较输入信号的电平，决定信号的逻辑状态（高或低）。典型值：VREF通常是VDDQ的一半（即VDDQ/2），对于DDR3，VREF是0.75V。作用：4. VPP（Programming and Pumping Voltage）功能：VPP主要用于某些特殊应用中的编程和泵压操作，但在标准的DDR3内存接口中并不常见。典型值：在某些其他类型的存储器或特定应用场景中，VPP可能有不同的值，但在DDR3中通常不需要这个电压。作用：5. VDD（Core Voltage）功能：VDD是提供给DDR3内存模块内部核心电路的供电电压。典型值：对于DDR3，VDD通常为1.5V。作用：========================================================================举例DDR电源分配为了更好地理解这些电压的作用，以下是一些具体的应用示例：示例1：DDR3内存模块的电源分配假设你有一个典型的DDR3内存模块，以下是其电源分配情况：VDDQ = 1.5V：提供给I/O电路的供电电压。VTT = 0.75V：提供给终端电阻的供电电压。VREF = 0.75V：参考电压，用于输入信号的电平判断。VDD = 1.5V：提供给内存芯片核心电路的供电电压。示例2：VTT调节器的应用在一个DDR3内存控制器的设计中，你需要为终端电阻提供稳定的VTT电压：VTT调节器：选择一个能够将输入电压转换为0.75V的VTT调节器，并将其放置在尽可能靠近RTT终端电阻的位置。高频去耦电容：每个高频电容服务两个RTT终端电阻，并尽可能靠近终端电阻放置，以提供局部能量储备。大容量电容：根据实际布局需求，在VTT调节器和终端电阻之间选择合适的位置放置大容量电容，提供稳定的低频电源供应。示例3：VREF的应用在一个DDR3内存控制器的设计中，你需要为输入缓冲器提供参考电压VREF：VREF生成器：可以使用分压电路从VDDQ生成VREF（例如，通过两个等值电阻将1.5V分压为0.75V）。滤波电容：在VREF节点添加适当的滤波电容，以减少噪声干扰，确保参考电压的稳定性。 #高速PCB设计# #DDR3# #DIY设计#

问题描述：通过资源管理器右键通过VScode打开报错尝试下图这种方法打开示例也是如此，vscode左侧不显示工程同时本机有两种环境，一个是VscodeExtension，一个是IDE路径IDE版本试过多种方式打开examples，打开并编译运行了helloworld，但是问题仍未解决左侧不显示任何工程信息，从安装完成环境后就一直如此， 对照视频和文档多次尝试后无果，在论坛也未找到有效办法，望佬解决今天刚收到 的实战派，上电默认与逆行 人脸五点检测项目，并没有立创图片上的 可以触摸交互的界面，这正常吗？ #立创开发板# #esp32# #立创·实战派ESP32-C3开发板# #ESP32S2、ESP32S3#