看起来所有原理图里只要有一个地方是用电源标签连接的网络，这个网络就会变成全局网络，和其他电源网络一短接就DRC 警告，这样会不会太不方便了？用专门的电源符号主要就是为了视觉上比较醒目，没有必要给这个符号安排更多职责，不然我用起来还得多花一点心思？ 或许最好的用法是：只在电源产生的地方用一次电源符号，把它变成全局，然后电源分配就全部用普通网络标签。但是这么搞并没有什么意义，既不能在视觉上让电源网络有所区分，也不能增强DRC 找出错误的能力，唯一的用处就是规定好了转PCB 时候的网络名，免得它自动把网络名换成短接的其他网络，但要是就为了这个，子模块原理图里只能全部用普通网络名，不管是AVCC 还是AGND 之类的特殊电源网络都不能用对应的电源符号，会不会太丑了？ 关键还是没个专门的可以编辑的全局网络表，为什么只能自动设置全局网络名？比如我有个引脚的网络是SCL，到了子模块的原理图，为了描述的更清楚，把SCL 和SCL-CHIP1 短接，然后在另一个子模块，又把SCL 和SCL-CHIP2 短接；一转换PCB，很可能全局网络名变成了SCL-CHIP2，画PCB 的时候一看这个网络名又可能造成误解，以为这只是一个子模块的网络，要是能手动设置成SCL，一看就知道这是多个模块共享的总线

专业版2.2.20，之前版本的Firefox 一直没问题，2.2.20 更新后PCB 移动元件时卡顿严重。换成FireFox Nightly，版本128.0a1，WebGPU 默认启用，但是PCB 编辑界面还是一样的卡，所以是只要检测到Firefox 就直接改用CPU 计算？ 浏览器控制台有一个相关的报错： 卡出残影了： \n#PCB设计#

要是有个像命名空间之类的东西把两边隔离开就好了，现在这样让我想起了C++ 的头文件，呃，复制粘贴就是万恶之源。 遇到的问题是，复用模块里为了方便，直接修改了排针的封装，给变成贴片焊盘了： 正反面重叠，一共有两组焊盘： 发现器件会冲突以后，把模块内的器件和封装名称都修改了一下，加了随机后缀，但是转换PCB 时一直会提示元件数量不对，3P 焊盘没有被自动加入到组合里， 如果重新创建一个空白的工程，再添加模块，转换PCB 就没问题，但也可能有别的冲突。之前把电源电路做成模块复用的时候偶尔也会出这种问题，我都是手动修复一下，但是这也太烦人了，关键是不确定到底问题出在什么地方。 \n#PCB设计#