嘉立创社区
发动态
图文
列表
开源硬件平台
立创开发板
ProtoBlade调试终端 先看视频『⚡ 全功能多协议调试工具！🛠️ 开发者必备的接口分析平台 🔍』 系统概览 ProtoBlade 是一款高集成度、面向开发者的通用调试/接口平台，基于FPGA可重构平台，主控采用 Lattice iCE40HX8K FPGA + Cypress FX2 USB 控制器设计，支持多协议、可配置电压、LVDS 接口、ADC/DAC 模拟控制和 I2C 扩展。所有电路均模块化设计，具备工业级保护、完整复位逻辑与功耗控制策略。 核心处理器 iCE40HX8K FPGA 型号/封装： ICE40HX8K-BG121 主功能： 执行逻辑、通信协议、信号采集与生成 接口资源： 全面使用 IOR/IOL/IOT/IOB 各类 bank，支持 LVDS、差分时钟、双向 GPIO 电源： VCCIO: 3.3V VCC: 1.2V 内核供电 配置状态引脚： CDONE, CRESET_B, PLL 管脚专用缓冲保护 Cypress CY7C68013A-56LTXC (FX2LP) 功能： USB 2.0 高速通信桥，控制与 FPGA 通信的上传下载接口 总线连接： FD[0:15] → FPGA 数据总线 SLWR, SLRD, PKTEND 控制 FIFO CTL[0:2], FLAG[ABC] 表示缓冲区状态 时钟： 24MHz 晶振输入 → IFCLK 输出给 FPGA 电源系统 电压 稳压器型号 用途 最大电流 5V USB VBUS/外部输入 主供电输入 ~500mA via TPD3S014 3.3V TLV75533P FX2, FPGA I/O, I2C 电源 209 mA 1.2V TLV73312PQ FPGA 内核 360 mA VIO TPS73101 可调输出 可编程电平转换 I/O 电压 电阻设置参考 DAC 输出 所有电压轨都有独立电容：4.7uF + 100nF 去耦组合 供电路径加入 BLM15PX601EM 电感滤波 + TVS ESD 管 USB 通信接口 接口类型： USB Type-C 16P (TYPE-C-31-M-12) 保护芯片： TPD3S014DBVR 双通道 ESD 限流器 功能： 自动限流、VBUS 电压监测、短路保护 DP/DM 接 FX2 CC1/CC2 管脚检测供电方向 插拔后短暂电压跌落将触发电源逻辑软恢复 FPGA 配置与辅助电路 复位控制： 主控芯片 APX811 监测 5V 电压，低于门限则拉低 CY_RESET FPGA_RESET 为三态控制，可通过 I2C GPIO 拉低 DONE 状态监测： CDONE → LED_FPGA 灯点亮 晶振： 24 MHz 提供给 FX2，IFCLK 输出给 FPGA 可编程 IO 接口（电平转换器） 使用芯片： SN74LVC1T45DCKR × 多路 转换方向： A ↔ B 可控，DIR 脚由 GPIO 设置 接口布局： 8 路 × 8 bit 可配置接口（Z0–Z12 差分信号） 接口通过 33Ω 电阻 + 100nF 电容滤波 VIO 电压来源： 可调稳压器 TPS73101，控制引脚由 DAC081C 控制 I2C 总线扩展与 EEPROM EEPROM 存储 BL24C256A（0x50/0x51）: 用于保存设备唯一标识、序列号、配置 CAT24M01：额外扩展，用于 FX2 boot 配置 I2C GPIO 扩展 PCA6408APW × 2 路 控制 DIR0–DIR7、电源切换等 GPIO 逻辑 提供 ALERT 中断输出，支持事件通知 ADC / DAC 模拟子系统 DAC081C081 功能： DAC 输出控制 TPS73101 稳压器的反馈电压，从而设置 VIO 电平（如 1.2V/1.8V/2.5V/3.3V） 接口： I2C (Addr: 0x0D / 0x0E) TPS73101 可调 LDO 调压范围： 1.2V–3.3V 典型输出 反馈网络： R59+R60 分压，VDAC 控制输出电压 输出端接有： 4.7uF + 100nF 去耦，确保动态稳定性 电流/电压监测模块（INA233） 型号： INA233AIDGSR × 2 路 功能： 高精度电流、电压、功率监测 接口： I2C (Addr: 0x40 / 0x41) 连接方式： 低边分流电阻（330mΩ） 通过 IN+ / IN- 进行差分测量 支持 SMBus 报警响应（ARA） 差分信号接口（LVDS） 接口数量： 13 对差分（Z0~Z12） 连接器推荐： 44-pin贴片排针 接口防护： 需要外部缓冲模块 注意： iCE40 LVDS 输入需外部端接匹配 IO 支持高速差分对如 I2C、SPI、LVDS、MIPI 等 LED 状态指示与复位逻辑 LED 名称 颜色 描述 LED_CY 白色 FX2 上电/枚举完成指示 LED_FPGA 白色 FPGA 配置完成（CDONE） LED_ACT 蓝色 活动状态 LED_ERR 红色 异常状态（可编程） VIO_LED 绿色 电平转换器启用指示 复位按钮 SW1： 连接 MR# 管脚，可触发全系统重启 接口保护与外围元件 USB 接口防护： TPD3S014 提供短路限流、欠压锁定、反灌保护 I/O 口防护： 所有外部可访问引脚均串入 33–47Ω 阻抗电阻 差分接口加入 SP3012 系列 TVS ESD 管防静电 所有稳压器输出均使用： 多级去耦：4.7uF + 100nF 高频滤波：1nF C0G 陶瓷电容 开发注意事项 1. 编程与调试建议 FPGA 固件开发： 可使用 Yosys + nextpnr 工具链进行 FPGA 开发。 FX2 固件开发： 基于 libusb 进行移植。 上位机通信： 使用 Python pyusb + libusb1 工具进行通信测试。 2. 原理图与 PCB 设计参考 本设计严格按照 Lattice iCE40 设计指南、电源去耦布局规范、USB ESD 保护布局推荐设计。 所有 IO 接口对用户暴露，使用前需小心静电防护，建议使用 TVS 二极管或压敏器件进行二次保护。 VIO 电压通过 DAC 控制调节时，需确保负载稳定，避免由于大电容或阻抗不匹配引起反馈振荡。 3. 可扩展方向 硬件扩展：支持Qwiic/Grove I2C模块，LVDS接口可适配高速AD/DA子板 软件扩展：支持自定义Applet开发，可集成第三方库和工具 接口扩展：预留扩展接口，支持功能模块热插拔 应用场景与典型案例 工业自动化应用 1. 设备调试与维护 应用场景：生产线设备通信接口测试 技术方案：使用RS485/Modbus RTU接口连接PLC、变频器等工业设备 优势：支持多种工业协议，可编程IO电压适配不同设备电平 2. 传感器数据采集 应用场景：环境监测、设备状态监控 技术方案：I2C/SPI接口连接温湿度、压力、电流等传感器 优势：多协议支持，实时数据采集，可扩展性强 嵌入式开发应用 1. 芯片调试与编程 应用场景：MCU/FPGA开发调试 技术方案：JTAG/SWD接口连接ARM、MIPS等处理器 优势：兼容OpenOCD、CMSIS-DAP等标准调试工具 2. 通信协议分析 应用场景：协议逆向、通信故障诊断 技术方案：逻辑分析仪功能分析SPI/I2C/UART通信 优势：高采样率，实时触发，VCD波形导出 音频视频应用 1. 音频信号处理 应用场景：音频设备测试、音效处理 技术方案：音频DAC输出，FIR/IIR滤波器处理 优势：高保真音频输出，实时数字滤波 2. 视频信号生成 应用场景：显示器测试、视频设备验证 技术方案：VGA/HUB75视频输出，WS2812 LED控制 优势：多种视频格式支持，高分辨率输出 电机控制应用 1. 伺服电机控制 应用场景：机器人、自动化设备 技术方案：舵机控制接口，FOC电机控制 优势：精确PWM控制，多种反馈模式 2. 无刷电机驱动 应用场景：无人机、电动工具 技术方案：FOC控制算法，三相PWM输出 优势：开（闭）环FOC控制，多种触觉反馈模式 硬件升级方向 1. 更高性能FPGA 目标：升级到iCE40UP5K或Artix-7系列 优势：更多逻辑资源，更高时钟频率，支持DDR3内存 应用：更复杂的数字信号处理，高速数据采集 2. 更丰富的接口 目标：增加PCIe、USB3.0、以太网接口 优势：更高带宽，更广泛的应用场景 应用：高速数据传输，网络通信 3. 集成度提升 目标：集成更多专用芯片，减少外部元件 优势：更小体积，更低功耗，更高可靠性 应用：便携式设备，嵌入式系统 软件生态发展 1. 图形化界面 目标：开发Web界面或桌面应用（待更新） 优势：更友好的用户体验，更直观的操作 应用：非专业用户，教学演示 性能分析与优化 时序性能指标 协议类型 最大频率 典型延迟 数据吞吐量 适用场景 精度说明 SPI 50MHz <10ns 400Mbps 高速存储、传感器 标准SPI协议，支持QSPI四线模式 I2C 3.4MHz <100ns 3.4Mbps 低速传感器、配置 标准I2C协议，支持10bit地址 UART 12MHz <50ns 12Mbps 串行通信、调试 标准UART协议，支持多种校验方式 GPIO-PWM 70Hz <5ns 70bps 低频PWM控制 10-25Hz精度±12%，>70Hz误差显著 LVDS 200MHz <2ns 1.6Gbps 高速差分信号 需要外部缓冲模块 CAN 1Mbps <100ns 1Mbps 工业通信 标准CAN协议，支持硬件过滤 JTAG/SWD 20MHz <50ns 20Mbps 调试编程 兼容OpenOCD、CMSIS-DAP QSPI 50MHz <10ns 200Mbps 高速存储 四线SPI，支持DDR模式 RS485/422 3Mbaud <100ns 3Mbps 工业通信 差分信号，支持自动方向控制 Modbus RTU 115.2kbaud <1ms 115.2kbps 工业控制 标准Modbus协议，CRC校验 核心功能性能指标 功能模块 通道数 数据宽度 采样频率 存储深度 关键特性 逻辑分析仪 1-16路 1bit/路 48MHz 256-2048点 实时触发，VCD导出 音频DAC 1-2路 8/16bit 8-48kHz 16-256点 ΣΔ调制，I2S输出 舵机控制 1-8路 1bit/路 50-400Hz - PWM输出，1μs分辨率 传感器接口 1路 I2C/SPI 100kHz-1MHz - 多协议支持，自动识别 存储器接口 1路 8bit 1-50MHz 1K-128Mbit 支持多种存储芯片 视频输出 4-24路 1bit/路 25-50MHz 帧缓冲 VGA/HUB75/WS2812 FOC控制 3路PWM+3路ADC 12bit 10-50kHz - 开环控制，5种反馈模式 FIR/IIR滤波器 1-4路 12bit数据/16bit系数 48MHz 128抽头/4节 实时滤波，自动优化 LVDS信号发生器 13路 1bit/路 48MHz - 多波形，动态配置 功耗分析与优化策略 静态功耗分布： FPGA 内核：~80mA @ 1.2V (96mW) FPGA IO：~20mA @ 3.3V (66mW) FX2 控制器：~50mA @ 3.3V (165mW) 电平转换器：~5mA @ 3.3V (16.5mW) 总计：~344mW 动态功耗优化： 未使用的IO bank可配置为高阻态 时钟门控技术减少FPGA动态功耗 可编程VIO电压根据负载动态调整 功能模块功耗特性： 逻辑分析仪：动态功耗随通道数线性增长，16通道约增加50mW 音频DAC：ΣΔ调制器功耗约20mW，输出驱动功耗取决于负载 FOC控制：PWM输出功耗约30mW，ADC采样功耗约15mW LVDS信号发生器：13路差分输出功耗约80mW 视频输出：VGA输出功耗约40mW，HUB75矩阵驱动功耗约60mW 功耗管理策略： 智能休眠：未使用功能模块自动进入低功耗模式 动态频率调节：根据任务需求动态调整时钟频率 负载感知：根据IO负载自动调整VIO电压 温度监控：通过INA233实时监控功耗和温度 信号完整性分析 关键信号路径： USB差分对：阻抗匹配100Ω±10%，长度匹配<50mil FPGA配置信号：SPI时钟上升时间<2ns，数据建立时间>5ns LVDS差分对：差分阻抗100Ω±5%，共模抑制>20dB I2C总线：上拉电阻根据负载电容优化，典型值4.7kΩ EMI抑制措施： 关键信号线采用地平面包围 高速信号避免直角转弯 电源去耦电容靠近芯片放置 差分信号等长布线 高速信号特性： SPI/QSPI：50MHz时钟，建立时间>2ns，保持时间>1ns LVDS差分：200MHz差分时钟，抖动<100ps，共模抑制>30dB CAN总线：1Mbps差分信号，共模抑制>25dB，终端匹配120Ω RS485/422：3Mbaud差分信号，共模抑制>20dB，自动方向控制 信号质量指标： 时钟抖动：<100ps RMS（48MHz主时钟） 信号完整性：眼图张开度>70%（高速差分信号） 串扰抑制：相邻信号串扰<-30dB 反射抑制：信号反射<-20dB（阻抗匹配良好时） 相关分析详见项目附件内的 ProtoBlade差分信号对布线长度检测报告 故障诊断与调试指南 常见硬件故障排查 1. 上电无响应 检查USB供电电压是否正常（4.75V-5.25V） 测量3.3V和1.2V电源轨电压 确认晶振是否起振（24MHz） 检查复位信号是否正常释放 2. FPGA配置失败 验证SPI Flash连接和供电 检查配置时钟信号完整性 确认CDONE信号是否拉高 检查FPGA_RESET信号状态 3. USB通信异常 使用Zadig重新安装驱动 检查USB差分对阻抗匹配 验证FX2固件是否正确加载 检查FIFO接口时序 4. IO电平异常 测量VIO电压设置是否正确 检查电平转换器DIR信号 验证DAC输出电压范围 确认负载电流是否超限 软件调试技巧 上位机通信调试： # ProtoBlade I2C PMBUS通信核心代码（此处以华为GDE25S12B模块为例） class PMBusInterface: def __init__(self, device, device_address): self.device = device self.device_address = device_address self.i2c_iface = None async def connect(self): """初始化I2C接口""" # 设置端口电压 await self.device.set_voltage("A", 3.3) # 创建硬件装配体 assembly = HardwareAssembly(device=self.device) i2c_applet = I2CInitiatorApplet(assembly) # 构建I2C参数 class I2CArgs: def __init__(self): from ProtoBlade.abstract import ProtoBladePin self.scl = ProtoBladePin.parse("A0")[0] # SCL连接到A0 self.sda = ProtoBladePin.parse("A1")[0] # SDA连接到A1 self.bit_rate = 100 # 100kHz self.pulls = False # 禁用内部上拉 args = I2CArgs() # 启动装配体并获取I2C接口 with assembly.add_applet(i2c_applet): i2c_applet.build(assembly, args) await assembly.start(self.device) self.i2c_iface = await i2c_applet.run(assembly, args) async def read_word(self, command): """读取2字节数据""" # 写入命令字节 await self.i2c_iface.write(self.device_address, [command], stop=False) # 读取2字节数据 data = await self.i2c_iface.read(self.device_address, 2, stop=True) return data[0], data[1] # 返回低字节和高字节 async def write_word(self, command, value): """写入2字节数据""" low_byte = value & 0xFF high_byte = (value >> 8) & 0xFF data = [command, low_byte, high_byte] await self.i2c_iface.write(self.device_address, data, stop=True) #使用示例asyncdefmain():# 创建设备实例 device = ProtoBladeDevice() # 初始化PMBus接口 pmbus = PMBusInterface(device, 0x5B) await pmbus.connect() # 读取设备数据 vin_data = await pmbus.read_word(0x88) # READ_VIN命令 print(f"输入电压数据: {vin_data}") # 设置输出电压 await pmbus.write_word(0x21, 0x0C00) # VOUT_COMMAND命令 设计验证与测试 此处展示内容请移步链接 安全性与合规性 电气安全 1. 过压保护 保护机制：TPD3S014 USB端口保护，自动限流和过压保护 保护范围：USB接口、IO端口、电源轨 响应时间：<1μs，确保设备安全 2. 静电防护 防护等级：±8kV接触放电，±15kV空气放电 防护器件：SP3012系列TVS二极管，BAT54CW钳位二极管 设计考虑：关键信号线ESD保护，地平面隔离 3. 短路保护 保护方式：电流限制、自动断电、热保护 保护范围：所有IO端口、电源输出、USB接口 恢复机制：自动恢复或手动复位 电磁兼容性 1. 抗扰度测试 静电抗扰度：±8kV接触，±15kV空气（IEC 61000-4-2） 射频抗扰度：80MHz-1GHz，3V/m（IEC 61000-4-3） 电快速瞬变：±2kV，5kHz（IEC 61000-4-4） 浪涌抗扰度：±1kV线对地，±0.5kV线对线（IEC 61000-4-5） 软件安全 1. 固件安全 代码完整性：CRC校验，数字签名验证 升级安全：防回滚保护，升级失败恢复 访问控制：权限管理，操作日志记录 漏洞防护：缓冲区溢出保护，输入验证 2. 通信安全 身份认证：设备ID验证 协议安全：防重放攻击，时序验证 隐私保护：用户数据本地存储，不上传敏感信息 喜欢这个项目？不妨点赞、收藏或用于你的调试平台中；你也可以将它作为基础，开发你自己的通用接口盒子。 #DIY设计##嘉立创PCB# #星火计划2025# #FPGA#
【星火】DIY一台属于自己的多协议调试器｜开源FPGA多功能调试平台
开源硬件平台
嘉立创PCB
3D打印
Part1 【装配体拆分】绕不开的操作 在3D打印的下单流程中，装配体模型拆分始终是大多用户绕不开的关键环节。我们此前推出的《装配体拆分零件教程》之所以能收获大量关注，正是因为它戳中了用户对高效拆分的迫切需求。 然而，即便有教程助力，拆分操作却仍让不少用户感到头疼。当把装配体文件导入 SolidWorks、AutoCAD 等专业软件后，光是记指令、找拆分面、检查零件完整性等基础操作，就至少要花费20分钟甚至更久，还未必能确保拆分成功，尤其是对软件操作不够熟悉的用户，往往需要反复调试或寻求帮助，既耗时又耗力。 难道只能这样繁琐操作，就没有更快更稳的方法吗？ Part2【一键拆分】效率飙升 基于大家的实际需求与反馈，嘉立创3D打印推出“装配体在线拆分”功能。无需再借助第三方软件，也不用寻求他人协助，只需登录嘉立创3D打印平台下单页面，上传装配体文件后点击专属按钮，系统将智能完成从模型解析到零件分离的全流程操作，真正实现“一键拆分”的高效体验。Part3有多简单？请看操作！1、上传模型登录嘉立创 3D 打印平台，在下单页面上传装配体模型文件（目前仅支持step/stp格式)；检测为装配体时，系统将自动提示 “模型检测为装配体，需进行拆分后才可下单”。2、装配体在线拆分点击提示词右侧的“装配体在线拆分”按钮；点击按钮智能拆分，系统完成操作后将显示 “拆解成功”，此时装配体已被拆分成为独立的单个零件，所有零件模型按序排列在预览区。3、零件预览与检查   在预览页面，你可以旋转、缩放预览每个零件：（1）单个零件预览   关闭全部文件的 “眼睛” 图标，再点开单个零件的 “眼睛” 图标，即可单独预览该零件。（2）多个零件预览  先关闭全部文件的 “眼睛” 图标，再点开需要查看多个零件的 “眼睛” 图标，即可观察选中部分的零件细节。4、下单或下载操作（1）一键下单勾选需要打印的零件，点击 “一键下单”，注意：若所选文件超过 20 个，无法使用一键下单功能，需先下载文件后手动上传。选择材质、数量、后处理等选项，也可点击单个零件预览，确认无误后，点击“提交订单”。（2）下载拆图文件   如需进一步检查或保存文件以备后续使用，点击 “下载拆图文件” 导出文件夹（超过 20 个文件时建议此操作）Part4立即体验！ 还等什么？立即登录嘉立创3D打印平台，体验一键拆分装配体的便捷吧！#嘉立创免费3D打印##嘉立创3D打印##DIY设计#
一键拆分装配体！嘉立创3D打印推出在线拆件功能
3D打印
立创BOM配单 V251121[分享协作功能]三种协作模式，按需选择，精准授权无论你是需要同事协助审核、邀请采购下单，还是仅希望对方查阅参考，BOM分享协作功能都能满足你的需求：1. 仅可编辑，不可下单适用场景：采购邀请工程师协助配单核心价值：（1）工程师可自由替换替代料、补充参数、修正型号，但无法触发采购动作；（2）确保技术专业性的同时，守住采购决策权；（3）避免“边改边买”导致的库存或合规风险。典型用例：当你作为采购人员收到一份初步BOM，但对部分元器件选型不确定时，可将BOM以“仅可编辑”模式分享给工程师。工程师可在不触发采购流程的前提下，优化型号、替换替代料、完善参数，确保BOM的专业性与可行性。2. 仅可查看，不可下单适用场景：跨部门审阅、项目汇报、外部参考核心价值：（1) 完整展示BOM内容，保障信息透明； (2) 防止误改或泄密，数据安全有保障； (3) 确保信息准确传达，避免因版本混乱导致误解。3. 可下单，不可编辑适用场景：工程师配好单后交由采购执行核心价值：采购可直接基于锁定版BOM发起下单，无需二次确认典型用例：这是最常用的“交付式”协作模式。工程师完成专业配单并确认无误后，将BOM以“可下单、不可编辑”模式分享给采购人员。采购可直接基于该清单发起采购流程。依托嘉立创 SMT 成熟服务体系，所有通过协作功能确认的 BOM 清单，均支持整单发货与 4 小时发货极速服务，让高效配单与快速交付无缝衔接。立即使用：BOM智能配单_电子元器件配单-立创商城
立创BOM配单 V251121分享协作功能
立创BOM配单
嘉立创EDA
社区数据
今日帖子
-
今日互动量
-
在线人数
-
帖子总量
-
用户总量
-
推荐话题 换一批
#DIY设计#
#嘉立创PCB#
#立创开源六周年#
#嘉立创免费3D打印#
#嘉立创3D打印#
#技术干货#
#高校动态#
#嘉立创云ERP#
查看更多热门话题
功能讨论
（）
主题
打赏记录
激励规则
服务时间：周一至周六 9::00-18:00 · 联系地址：中国·深圳（福田区商报路奥林匹克大厦27楼） · 媒体沟通：pr@jlc.com · 集团介绍
移动社区
联系我们